Registros de desplazamiento de carga en paralelo de 8 bits
Cuentan con Tecnología High speed CMOS y posee entradas de reloj con compuerta (CLK, CLK INH) y una entrada de (CLR) , Los modos de entrada en paralelo o de entrada en serie se establecen mediante la entrada de desplazamiento/carga (SH/LD), Cuando está en alto, SH/LD habilita la entrada de datos en serie (SER) y acopla los ocho flip-flops para el desplazamiento en serie con cada pulso de reloj (CLK), cuando está baja, las entradas de datos paralelas (broadside) están habilitadas, y la carga sincrónica se produce en el siguiente pulso de reloj.
Especificaciones:
- Rango de Voltaje: 2 V~ 6V.
- Tiempo de Respuesta:13 ns.
- Bajo consumo de tención : 80-µA máx. ICC.
- Rango de temperatura -65 °C a 150°C.
- 16-DIP.
Valoraciones
No hay valoraciones aún.